[ASICs]  [Chip Typen]  [Chip Aufbau]  [Entwicklung]  [Schnittstellen]  [Glossar]
 
     [Modellierung]  [Strategie]  [Synthese]  [ASIC Test]  [VHDL-Kurs]  [Beispiel]

Strategie bei der Kodierung

Bei der Kodierung eines ASICs unterscheidet man prinzipiell zwei Strategien, um zu einer kompletten funktionalen Beschreibung der Schaltung zu kommen. Top-Down und Bottom-Up sind nur die beiden Extreme möglicher Entwicklungstrategien. In der Realität wird meistens eine Mischung aus beiden Strategien angewendet. Das Verhältnis zwischen beiden ist dabei von vielen verschiedenen Faktoren abhängig. Sehr häufig wird das ASIC mit Top-Down bis zu einer bestimmten Blockgröße herunter begonnen. Anschließend können einzelne Blöcke unterhalb des Top-Down Levels mit Bottom-Up den Vorgaben der Top-Down Ergebnisse entgegen entwickelt werden.

Top-Down
Bei dieser Strategie wird mit der Kodierung des ASICs von oben angefangen, bei einem relativ geringen Detaillierungsgrad, und kodiert schrittweise weitere darunterliegende, mehr detaillierte Ebenen. Zum Schluß werden die Funktionen auf unterster Ebene mit einem sehr hohen Detaillierungsgrad kodiert.
Die Top-Down Strategie entspricht dem Vorghen, das Design mit einem Blockschaltbild zu beginnen, in dem die einzelnen Funktionsblöcke, deren grobe Verbindungen und Datenpfade gezeichnet werden. Anschließend wird mit jedem einzelnen Block auf die gleich Weise verfahren, usw. usw. bis zur untersten Ebene.
Die Vorteile dieses Vorgehens liegen darin, daß man am Anfang das Wesentliche im Auge behält und das ASIC in kleinere unabhängige und vor allem übersichtliche Häppchen aufteilt. Dieses ist eine wesentliche Voraussetzung, wenn ein ASIC im Team von mehreren Mitarbeitern - quasi gleichzeitig - entwickelt, synthetisiert und getestet werden soll.

VHDL bietet die Möglichkeit schon in einer sehr frühen Spezifikations-Phase sogenannte Verhaltensmodelle zu generieren, die zwar nicht synthetisiert werden können, aber die das Verhalten dennoch vollständig und einfach beschreiben. Damit bietet VHDL die Möglichkeit, mit einfachen und schnell zu erstellenden Modellen ein Top-Down Vorgehen zu unterstützen.

Bottom-Up
Bei Bottom-Up wird genau der andere Weg eingeschlagen: Begonnen wird bei Details tief unten im Chip. Auf der nächsten Ebene werden dann diese detaillierten Blöcke zusammengefaßt, usw. usw. bis man schließlich auf der obersten Ebene das gesamte ASIC codiert hat.
Die Gefahr bei Bottom-Up ist, daß man sich insbesondere bei komplexen ASICs sehr schnell in zu vielen Details auf den unteren Ebenen verliert und damit nur schlecht einen Überblick über das Gesamtdesign bekommt. Dieser Nachteil ist zusätzlich mit dem hohem Risiko verbunden, daß die vollständige Schaltungsbeschreibung erst zu spät zusammengestellt werden kann. Dieses liegt darin begründet, daß die Bottom-Up Strategie am Anfang keine Verhaltensmodelle des Gesamtsystems erlaubt und so ein Spezifikations-Test mit Simulationen in der ersten Phase ausbleibt. Dieser findet erst ganz am Schluß nach der Zusammenstellung der Gesamtschaltung statt. Wird erst jetzt ein Fehler in der Spezifikation gefunden, kann dieser nur mit großem zeitlichen und damit finanziellen Aufwand behoben werden.

[Home] [ASICs] [Selbstmanagement] [Inselmeer] [Spiele]
[Ich über mich] [Links] [SiteMap] [Disclaimer]